[P]芯片的是1232，[/P][P] [/P][P]设置是[/P][P]CCTL1 = CM_2+CCIS_0+SCS+CAP;  //下降沿捕获，通道P1.2，同步捕获，捕获模式[/P][P]或[/P][P]CCTL1 = CM_1+CCIS_0+SCS+CAP;  //上升沿捕获，通道P1.2，同步捕获，捕获模式[/P][P] [/P][P]最后两个现象是一样的，不论怎样设置+out也好，P1.2引脚电平一直为低，只捕获高电平，确定每次改动后程序都拷进去了，请各位帮忙m(_ _)m[/P]

[P]在下测试的时候，设置为输入或模块的引脚电平都为低，除了更改为输出模式外，有其它设置“输入引脚”或“模块功能引脚”为高电平的方法吗[/P]

终于成功了……，1232要外接上拉电阻