在头文件中[P][SIZE=9pt]#define TIMER1_A1_VECTOR (48 * 2u) /* 0xFFE0 Timer1_A3 CC1-2, TA1 */[/SIZE][/P][P]#define TIMER1_A0_VECTOR (49 * 2u) /* 0xFFE2 Timer1_A3 CC0 */[/P][P][/P][P][/P][P]#define TIMER0_A1_VECTOR (53 * 2u) /* 0xFFEA Timer0_A5 CC1-4, TA */[/P][P]#define TIMER0_A0_VECTOR (54 * 2u) /* 0xFFEC Timer0_A5 CC0 */[/P][P][/P][P][/P][P]#define TIMER0_B1_VECTOR (59 * 2u) /* 0xFFF6 Timer0_B7 CC1-6, TB */[/P][P]#define TIMER0_B0_VECTOR (60 * 2u) /* 0xFFF8 Timer0_B7 CC0 */[/P][P][/P][P]这些定时器的中断表示什么，分别对应什么中断，这些中断又是在什么情况下产生的，刚学430，不是很了解，只看到手册上说TACCR1和TACCR2的CCIFG，TAIFG共用中断向量，TACCR0的中断优先级是不是最高的，但我在TAIV又没找到TACCR0，希望大家帮忙解答一下[/P][P]又去看了下定时器的部分，还是没能理解上面的中断向量，最后是无意看了下数据手册上的Functional Block Diagram才明白了，定时器A有2个，分别有3和5个CCR,再加一个定时器B，看来我是对硬件结构什么不了解，刚学f5438，视频看了f149的，就不是很了解，现在还有一个问题就是，TACCR0的优先级是不不是最高的，还有不同的定时器之间的中断应该互不影响的吧，他们是不是独立的，还是他们也有优先级，希望大家能给新人点帮助，先谢谢大家了[/P] | 
