求助，关于下降沿捕获

楼主 涂鸦 于 2011-08-06 21:38:34
求助，关于下降沿捕获
[P]芯片的是1232，[/P][P] [/P][P]设置是[/P][P]CCTL1 = CM_2+CCIS_0+SCS+CAP;  //下降沿捕获，通道P1.2，同步捕获，捕获模式[/P][P]或[/P][P]CCTL1 = CM_1+CCIS_0+SCS+CAP;  //上升沿捕获，通道P1.2，同步捕获，捕获模式[/P][P] [/P][P]最后两个现象是一样的，不论怎样设置+out也好，P1.2引脚电平一直为低，只捕获高电平，确定每次改动后程序都拷进去了，请各位帮忙m(_ _)m[/P]
回复
1楼 DC 于 2011-08-07 11:11:24
不清楚你想表达一个什么样的诉求~~
从两句代码的做法来差别只在于上下边沿不同。
回复
2楼 涂鸦 于 2011-08-07 14:43:39
[P]在下测试的时候，设置为输入或模块的引脚电平都为低，除了更改为输出模式外，有其它设置“输入引脚”或“模块功能引脚”为高电平的方法吗[/P]
回复
3楼 DC 于 2011-08-07 20:57:18
在输入状态下，外面上拉；则为高电平。
回复
4楼 涂鸦 于 2011-08-25 10:27:39
终于成功了……，1232要外接上拉电阻
回复
1 　

电脑版 Page created in 0.1562 seconds width 3 queries.